Buradasınız

Anasayfa » Content

FPGA TABANLI PROGRAMLANABİLİR GÖMÜLÜ SALDIRI TESPİT SİSTEMİNİN GERÇEKLEŞTİRİLMESİ

IMPLEMENTATION OF THE FPGA BASED PROGRAMMABLE EMBEDDED INTRUSION DETECTION SYSTEM

Journal Name:

  • Gazi Üniversitesi Mühendislik-Mimarlık Fakültesi Dergisi

Publication Year:

  • 2012

Key Words:

Keywords (Original Language):

Author NameUniversity of Author
Abstract (2. Language): 
In this paper, an embedded Intrusion Detection System (IDS) running in the real time has been implemented. The implemented system is based on System On Programmable Chip (SOPC) to classify the captured packet from the network. IEEE 802.3 standard frames have been captured with 10/100 Ethernet MAC Core programming of the processor used in the system. Each captured frame has stored to the memory of the embedded IDS for the determination of packet classes from obtained frames. The processor has been programmed to determine the packet classification and to obtain the packet summaries and the packets from frames. Artifical Neural Network (ANN) has been used in the classification process of the system. The inputs of ANN are obtained from the features of packet headers, such as port number and IP number. The implemented embedded IDS has been first trained with training data. Then, packet classification has been performed in the real time and finally time of determining packet classes have been obtained. The system has been implemented on Altera’s Cyclone III EPC3C40F484C7N platform and software environments.
Bookmark/Search this post with
Abstract (Original Language): 
Bu makalede gerçek zamanda çalışan gömülü bir Saldırı Tespit Sistemi’nin (STS) tasarımı gerçekleştirilmiştir. Ağdan yakalanan paketlerin sınıflandırılabilmesi için kullanılan STS, programlanabilir (SOPC - System on Programmable Chip) bir yapıda oluşturulmuştur. STS’de kullanılan işlemcinin konfigüre ve kontrol ettiği 10/100 Ethernet IP MAC Core donanımsal modülü, IEEE 802.3 standardındaki çerçevelerin ağdan yakalanması için kullanılmıştır. Yakalanan her bir çerçeve gömülü STS’nin hafıza elemanlarına, çerçevelerden elde edilecek paketlerin sınıflarının belirlenmesi için depolanmıştır. İşlemci çerçevelerden paketlerin, paket özetlerinin elde edilmesi ve paket sınıfının belirlenmesi için programlanmıştır. Sistemin sınıflandırma sürecinde Yapay Sinir Ağları (YSA) kullanılmıştır. YSA’nın girişleri paketlerin başlık yapısından elde edilen IP numaraları, port numaraları gibi özelliklerdir. Gerçekleştirilen gömülü STS, eğitim verileri ile eğitilmiş daha sonra gerçek zamanda paketlerin sınıflandırılması yapılarak paket sınıflarının tespit süreleri elde edilmiştir. STS’nin gerek donanımsal gerekse yazılımsal olarak kolay ve esnek bir şekilde tasarlanıp modifiye edilebilme ve programlanabilme özelliğini taşıması için FPGA ortamı tercih edilmiştir. Bunun için üretici Altera firmasının Cyclone III EP3C40F484C7N FPGA (Field Programmable Gate Array-Alan Programlanabilir Kapı Dizileri) platformu kullanılmıştır.
FULL TEXT (PDF): 
PDF icon arastirmax-fpga-tabanli-programlanabilir-gomulu-saldiri-tespit-sisteminin-gerceklestirilmesi.pdf
  • 1
59
69
  • Turkish

REFERENCES

References: 

1. El-Semary, A., Edmonds, J., Gonzalez, J., Papa,
M., “A Framework for Hybrid Fuzzy Logic
Intrusion Detection Systems”, The 2005 IEEE
International Conference on Fuzzy Systems,
Reno, Nevada, USA, 325-330,2005
2. Hwang, K., Cai, M., Chen Y., Qin, M., “Hybrid
Intrusion Detection With Weighted Signature
Generation Over Anomalous Internet Episodes”,
IEEE Transaction on Dependable and Secure
Computing, Vol:4, No:1, 41-53, 2007.
3. T.Tuncer, Y.Tatar, "Programmable Embedded
System Design:A Study on Sniffer " 3rd
International Conference Application of
Information and Communication Technologies,
Baku,Azerbaijan, 1-5, 2009.
4. T. Tuncer, Y.Tatar, "FPGA Based Programmable
Embedded Intrusion Detection System", 3rd
International Conference on Security of
Information and Networks, Taganrog, Russia,
245–248, 2010.
5. Bidgoli, B.M., Analoi, M., Rezvani, M.H.,
Shahhoseini H.S., “Performance Evaluation of
Decision Tree For Intrusion Detection Using
Reduce Feature Spaces”, Trends in Intelligent
System and Computer Engineering, LNCS 1876,
6, 273-284, 2008.
6. Ohta, S., Kurebayashi, R., Kobayashi, K.,
“Minimizing False Positives of a Decision Tree
Classifier for Intrusion Detection on the Internet”,
0 200 400 600 800 1000 1200 1400 1600 1800 2000
5
6
7
8
9
10
11
12
Offline
Gerçek Zaman
Paket Numarası
Şekil 12. Paket sınıflarının tespit zamanı değişimleri (Changes of detection time of the packet classes)
FPGA Tabanlı Programlanabilir Gömülü Saldırı Tespit Sisteminin Gerçekleştirilmesi T. Tuncer ve Y. Tatar
Gazi Üniv. Müh. Mim. Fak. Der. Cilt 27, No 1, 2012 69
Journal of Network and System Management,
Vol:16 ,No:4, 399-419, 2008
7. Owais, S., Snasel, V., Kromer, P., Abraham, A.,
“Survey: Using Genetic Algorithm Approach in
Intrusion Detection System Techniques”, 7th
Computer Information System and Industrial
Management Applications, Ostrava, The Czech
Republic, 300-307, 2008.
8. Amor, N.B., Benferhat, S., Elouedi, Z., “Naïve
Bayes vs Decision Trees in Intrusion Detection
System”, Proceedings of The ACM Symposium
on Applied Computing, Nicosia, 420-424, 2004.
9. Shun, J., Malki, A.H., “Intrusion Detecting
System Using Neural Networks“, Fourth
International Conference on Natural
Computation, Jinan, China, 242-246, 2008.
10. Jahankhani, H., Hessami A.G., Hsu, F., Beqiri,
E., “Neural Networks for Intrusion Detection
System”, Communications in Computer and
Information Science, LNCS 45, 156-165, 2009.
11. Ali A.M., Zalim, H. A., Ceylan K.G., ”A Hybrid
Intrusion Detection system Design for Computer
Network Security”, Computer & Electrical
Engineering, Vol:35, No:3, 517-526, 2009.
12. Kang, D-H., Kim, B-K., Oh, J-T., Nam, T-Y.,
Jang, J-S., ”FPGA Based Intrusion Detection
System Against Unknow and Know Attacks”,
LNCS 4048, 801-806, 2009.
13. Clark, C.R., Ulmer, C.D., Schimmel, D.E., “An
FPGA-Based Network Intrusion Detection
System on-chip Network Interface”, International
Conference Computer Engineering & System,
268-273, 2006.
14. Lee, J., Hwang, S.H., Park, N., Lee, S-W., Jun,
S., Kim, Y.S., “A High Performance NIDS Using
FPGA-Based Regular Expression Matching”,
Symposium on Applied Computing, Seoul,
Korea, 1187-1191, 2007.
15. Weaver N., Paxson, V., Gonzalez, M.J., “The
Shunt an FPGA-Based Accelerator for Network
Intrusion Prevention”, Proceedings of the 2007
ACM/SIGDA 15th International Symposium on
Field Programmable Gate Arrays, Monterey,
USA, 199-206, 2007.
16. Jorge, B., Carlos T. C., “A Low-Cost Embedded
IDS to Monitor and Prevent MAN-in-the-Middle
Attacks on Wired LAN Environments”,
International Conference on Emerging Security
Information System and Technologies, Valencia,
Spain,122-127,2007.
17. Das, A., Nuguyen, D., Zambreno, J., Memik, G.,
Choudhary, A., “An FPGA-Based Network
Intrusion Detection Architecture”, IEEE
Transaction on Information Forensics and
Security, Vol:3, No:1, 118-132, 2008.
18. Narayan, R., Hanbo, D., Memik, G., Choudhary,
A., Zambreno, J., “An FPGA Implementation
Decision Tree Classification”, Proceedings of the
Conference on Design Automation and test in
Europa Nice, France, 189-194, 2007.
19. Tanenbaum, A.S., “Computer Networks”,
Prentice Hall, New Jersey, 2003.
20. Tuncer T., “Bilgisayar Ağları İçin Saldırı Tespit
Sistemi Tasarımları ve FPGA Ortamında
Gerçekleştirilmesi”, Doktora Tezi, Fırat
Üniversitesi, Fen Bilimleri Enstitüsü, 2010.
21. Morethanip, “10/100 Ethernet MAC Core for
Avalon Reference Guide”, Germany, 2010.
22. Altera Corporation, “Nios II Hardware
Development Tutorial”, 2007.
23. Khan, S., “Basic Input/Output Functions
Morethanip”, Germany, 2005.

Thank you for copying data from http://www.arastirmax.com